IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Lukas Doerrer, Antonio Digiandomenico and Andreas Wiesbauer

Application No.: 10/650,493

Group No.: Not Assigned

Filed: August 28, 2003

Examiner: Not Assigned

For: SIGMA-DELTA-MODULATOR

Commissioner for Patents

P.O. Box 1450

Alexandria, VA 22313-1450

TRANSMITTAL OF CERTIFIED COPIES

Attached please find the certified copy of the foreign applications from which priority is claimed for this case:

Country: Germany

Country:

Germany

Application Number: 10239865.8

Application Number:

10254651.7

Filing Date: 08/29/2002

Filing Date: 11/2/2002

Signature of Practitioner

1406/163 REJ/cht

Customer No.: 25297

Richard E. Jenkins

Registration No. 28,428

CERTIFICATE OF MAILING (37 C.F.R. § 1.8(a))

I hereby certify that this paper (along with any paper referred to as being attached or enclosed) is being deposited with the United States Postal Service on the date shown below with sufficient postage as first class mail in an envelope addressed to the Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Cathi H. Turner (type or print name of person mailing paper)

"Facsimile transmissions are not permitted and if submitted will not be accorded a date of receipt" for "(4) Drawings submitted **WARNING:** under §§ 1.81, 1.83 through 1.85, 1.152, 1.165, 1.174, 1.437 " 37 C.F.R. § 1.6(d)(4).

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

102 54 651.7

Anmeldetag:

22. November 2002

Anmelder/Inhaber:

Infineon Technologies AG, München/DE

Bezeichnung:

Quantisierer für einen Sigma-Delta-Modulator

und Sigma-Delta-Modulator

IPC:

H 03 M 3/02

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 17. Dezember 2003 Deutsches Patent- und Markenamt

Der Präsident

m Auftrag

Agurks

A 9161 03/00 EDV-L Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator

Die Erfindung betrifft Quantisierer für einen Sigma-Delta-Modulator mit wenigstens einer Vorstufe, wobei der Quantisierer ein an ihm anliegendes Eingangssignal entsprechend wenigstens eines Schwellwertssignals quantisiert und als Ergebniswert an einem digitalen Ergebnisausgang ausgibt, sowie einen Sigma-Delta-Modulator mit einem solchen Quantisierer.

10

15

20

Die Sigma-Delta ($\Sigma\Delta$) Modulation hat in den letzten Jahren zunehmende Bedeutung im Bereich der Analog/Digital (A/D) - und Digital/Analog (D/A)-Umwandlung gewonnen. Dies ist vor allen Dingen auf die geringen Ansprüche an die analogen Komponenten von ∑∆-Umsetzern zurückzuführen. Digitale Schaltungen gewinnen heutzutage in der Signalverarbeitung immer mehr an Bedeutung. Um Signale aus der analogen Umwelt zu konvertieren und anschließend digital verarbeiten zu können, sind A/D Wandler nötig. Es ist erstrebenswert, Wandler und die übrige digitale Schaltung auf einem einzigen Chip zu integrieren. Da meist der digitale Anteil die Chipfläche dominiert, bestimmt dieser auch die Schaltungstechnologie. Digitale Prozesstechnologien erschweren jedoch die Herstellung von präzisen analogen integrierten Schaltungskomponenten, bei denen sehr hohe Genauigkeiten und geringe Fertigungsschwankungen gefordert sind. Hier kommt die Einfachheit und Robustheit analoger Komponenten der Sigma-Delta-Modulatoren zum Tragen, die Sigma-Delta-Umsetzer für Implementierungen in beispielsweise einer digitalen VLSI-Technologie prädestinieren.

30

35

Ein weiterer Vorteil der Sigma-Delta-Modulatoren liegt darin, dass diese weniger Strom als herkömmliche A/D-Wandler benötigen, was sie auch in dem wichtigen Bereich der tragbaren Empfänger qualifiziert. Ebenso zeichnen sie sich durch eine höhere Signal Bandbreite aus, was sie interessant für den Anwendungsbereich in der xDSL-Transceiver-Technik macht.

.25

30

35

Problematisch bei Sigma-Delta-Modulatoren ist, gerade zu höheren zu wandelnden Frequenzen hin, dass durch Laufzeitverzögerungen in den einzelnen Komponenten (Excess Loop Delay)
Fehler auftreten, was die Anwendung zu hohen Frequenzen (>1 GHz) hin beschränkt. Siehe zu der Problematik der Excess Loop Delays auch: J. A. Cherry, W. M. Snelgrove, "Continuous-Time Detla-Sigma Modulator for High Speed A/D Conversion", Kluwer Academic Publishers 2000, Seite 75-103.

Ein bekannter Weg diese durch Laufzeitunterschiede induzierten Fehler auszugleichen der aus P. Benabes, M. Keramat, R. Kielbasa, "A methodology for designing continuous-time sigmadelta modulators", IEEE European Design and Test Conference 1997, Seite 45-50 bekannte Ansatz einen zusätzlichen Rückkoppelkreis (inner loop) einzuführen, der durch einen zusätzlichen Addierer zwischen dem Quantisierer und dem letzten davor befindlichen Integrierer gebildet ist.

In Figur 1 ist ein solcher zeitkontinuierlichen Sigma-Delta-Modulator zweiter Ordnung mit zwei Vorstufen V_1 und V_2 sowie mit Korrekturmitteln b3 und 110 gezeigt. Das am Eingang IN anliegende zu wandelnde Signal x wird über zwei Integrierer 14_1 und 14_2 , denen jeweils ein Addierer 13_1 bzw. 13_2 zur Verknüpfung mit dem Rückkoppelsignal vorgeschaltet ist, dem Quantisierer 12 an dessen Eingang E_Q zugeführt. Zuvor jedoch wird das zu quantisierende Signal noch über den zusätzlich im Signalweg angeordneten Addierer 110 nochmals mit dem Rückkoppelsignal versehen mit dem durch b_3 vorherbestimmten Faktor verknüpft. Hierdurch wird der Einfluss der Laufzeit in den einzelnen Komponenten berücksichtigt und ausgeglichen. Zur weiteren Ausgestaltung siehe: J. A. Cherry, W. M. Snelgrove, "Continuous-Time Detla-Sigma Modulator for High Speed A/D Conversion", Kluwer Academic Publishers 2000, Seite 75-103.

Nachteilig bei dieser Anordnung ist jedoch, dass im Signalweg ein hochgenaues aktives Bauelement (zusätzlicher Addierer)

10

20

25

30

35

vorzusehen ist, mit den damit verbundenen Schwierigkeiten bezüglich Herstellungsverfahren und -schritten, Layoutdesign und Ausschuss bei der Herstellung. Weiterhin nachteilig ist, dass der Stromverbrauch hierdurch erheblich erhöht wird, wodurch die Anwendungsbereiche gerade bei tragbaren und zwingend Stromsparenden Anwendungen beschränkt werden.

Aufgabe der Erfindung ist es daher, einen Quantisierer für einen Sigma-Delta-Modulator und einen Sigma-Delta-Modulator mit einem solchen Quantisierer zur Verfügung zu stellen, bei dem eine Kompensation der Laufzeiten durch die einzelnen Komponenten erfolgt, wobei jedoch im Signalweg kein zusätzliches Bauelement vorgesehen ist.

Diese Aufgabe wird durch einen Quantisierer mit den Merkmalen des Anspruchs 1 oder des Anspruchs 13 gelöst, und durch einen Sigma-Delta-Modulator der die Merkmale des Anspruchs 24 aufweist, gelöst.

Erfindungsgemäß ist vorgesehen, dass der Quantisierer mindestens eine Quantisierungs-Zelle entsprechend der Anzahl seiner Auflösungsstufen enthält, wobei jede Quantisierungs-Zelle einen Eingangs-Spannungs-Strom-Konverter aufweist, welcher das zu quantisierende Eingangssignal in einen entsprechenden Eingangs-Strom an seinem Ausgang wandelt, dass der wenigstens einen Quantisierungs-Zelle eine statische Schwellwert-Stromquelle zugeordnet ist, welche einen statischen Anteil zum Schwellwertssignal in Form eines statischen Schwellwert-Stromes liefert, dass eine dynamische Rückkoppel-Stromquelle vorgesehen ist, welche einen vom digitalen Ergebniswert abgeleiteten Rückkoppel-Strom generiert, welcher Rückkoppel-Strom zum statischen Schwellwert-Strom in einem Strom-Knoten addiert wird, das der aus statischem Schwellwert-Strom und Rückkoppel-Strom zusammengesetzte Schwellwert-Strom zum Eingangs-Strom in dem Strom-Knoten addiert wird, dass eine Vergleichseinheit vorgesehen ist, welche entscheidet, ob der am

Strom-Knoten vorliegende Summenstrom ungleich Null ist, und entsprechend ein digitales Ergebnis liefert.

Die Erfindung schlägt vor, die ganze Architektur des Quantisierers auf Bewertung von Strömen auszulegen. Das hat insbesondere dann einen enormen Vorteil, wenn der sowieso für das Rückkoppelsignal vorhandene Digital-Analog-Wandler eines Sigma-Delta-Modulators mit Strombewertungen arbeitet ("current steering DACs"). Hierzu wird das Eingangssignal, dessen Information in seiner Signalspannung enthalten ist, in einen Signalstrom gewandelt. Dieser Strom wird zu einem dynamischen Referenzstrom addiert, welcher sich aus dem statischen Schwellwert-Strom und dem vom digitalen Ergebniswert abgeleiteten Rückkoppel-Strom zusammensetzt. Zu entscheiden ist dann nur noch, ob die Summe der Ströme größer Null ist oder nicht.

1/5

20

30

35

10

5

Gemäß der Erfindung wird der Summierknoten nahe an den Eingang der Vergleichseinheit vorgesehen, ohne dass ein weiterer analoger Baustein im Signalweg davor liegt. Zudem wird das Layout einer integrierten Schaltung, die einen solchen Quantisierer bildet, vereinfacht. Die Verarbeitungsgeschwindigkeit der dynamischen Stromquelle für den Referenzstrom kann geringer sein als die des Eingangs-Spannungs-Strom-Konverters, da das zu bewertende Signal nicht hierdurch läuft. Dies führt zu vorteilhaften Stromverbrauchseinsparungen. Hierdurch wird die gesamte Stromaufnahme des Systems so stark reduziert, dass es für tragbare, batteriebetriebene Anwendungen problemlos verwendbar wird. Zudem ist die Verarbeitungsgeschwindigkeit erhöht, was insbesondere für den Anwendungsbereich in der xDSL-Technik Verwendungen erschließt.

Eine bevorzugte Ausgestaltung der Erfindung sieht vor, dass zur Gewinnung des aus dem digitalen Ergebniswert abgeleiteten analogen Rückkoppel-Stromes ein Digital-Analog-Wandler vorgesehen ist, welcher ein dem Ergebniswert entsprechendes Span-

nungssignal zur Ableitung des Rückkoppel-Stromes liefert.

Von Vorteil ist der Digital-Analog-Wandler derart ausgebildet, dass dieser als analoges Ausgangssignal den Rückkoppel-Strom direkt liefert.

5 Eine Ausgestaltung der Erfindung sieht vor, dass der Eingangs-Spannungs-Strom-Konverter ein mittels des Eingangssignals an einem Basis-Eingang angesteuerter Transistor ist.

Bevorzugterweise ist jeder Quantisierungs-Zelle ein Schwellwertsignal zugeordnet, welches sich von den Schwellwertsignalen weiterer Quantisierungs-Zellen verschieden ist.



Von Vorteil weisen die Schwellwertsignale zueinander feste Differenzen auf.

Vorteilhafterweise ist eine Verstärkungsstufe vorgesehen, welche den Strom am Strom-Knoten vor dessen Bewertung durch die Vergleichseinheit verstärkt.

20 Von Vorteil ist als Vergleichseinheit ein Latch vorgesehen.

Dem folgend ist gemäß einer Ausgestaltung der Erfindung vorgesehen, dass das Latch einen Komparator und eine Sample-and-Hold-Vorrichtung aufweist.



30

35

Eine bevorzugte Ausgestaltung der Erfindung sieht vor, dass der Quantisierer symmetrisch mit einem positiven und einem negativen Signalweg und entsprechend mit einem positiven Signal-Eingang für ein positives Eingangssignal und mit einem negativen Signal-Eingang für ein negatives Eingangssignal ausgestaltet ist.

Dem folgend sieht eine weitere Ausgestaltung der Erfindung vor, dass zwischen dem positiven und dem negativen Signalweg ein Gegenkopplungswiderstand ("degeneration resistor") vorgesehen ist.

15

20

30

35

Von Vorteil ist eine dynamische Rückkoppel-Stromquelle für alle Quantisierungs-Zellen vorgesehen.

Jeder Quantisierungs-Zelle ist von Vorteil eine eigene stati-5 sche Schwellwert-Stromquelle zugeordnet.

Gemäß eines weiteren Aspekts der Erfindung ist vorgesehen, dass der Quantisierer sich dadurch auszeichnet, dass der Quantisierer wenigstens eine Quantisierungs-Zelle entsprechend der Anzahl seiner Auflösungsstufen enthält, wobei jede Quantisierungs-Zelle einen Spannungskomparator aufweist, welcher Spannungskomparator das Eingangssignal-Spannung mit der Schwellwertssignal-Spannung vergleicht und im Falle des Übersteigens oder Unterschreitens des Schwellwertssignals durch das Eingangssignal ein entsprechendes digitales Ergebnisbit (0/1) ausgibt, wobei ein digitaler Addierer vorgesehen ist, welcher den digitalen Ergebniswert der letzen Bewertung der Komparatoren des Quantisierers auf die Schwellwertssignal-Spannungen um dem digitalen Ergebniswert entsprechende Stufen erhöht oder verringert.

Vorteilhafterweise ist dem Addierer ein Schaltwerk zugeordnet, welches Schaltwerk Schalter aufweist, denen eingangsseitig die Teil-Spannungen des Referenzspannungsgenerators anliegen, und die ausgangsseitig mit den Eingängen für die Schwellwertssignal-Spannungen der Komparatoren verbunden sind, wobei die Schalter durch das Ausgangssignal des Addierers gesteuert werden.

Bevorzugterweise generiert der Referenzspannungsgenerator die Teil-Spannungen, welche mittels Schaltern entsprechend dem digitalen Ergebniswert und/oder der gewünschten Schwellwertssignal-Spannung am jeweiligen Komparator zur Bewertung des Eingangssignals beaufschlagt werden können.

Der Quantisierer ist nach einer vorteilhaften Ausgestaltung symmetrisch mit einem positiven und einem negativen Signalweg und entsprechend mit einem positiven Signal-Eingang für ein positives Eingangssignal und mit einem negativen Signal-Eingang für ein negatives Eingangssignal ausgestaltet.

Bevorzugterweise ist ein Referenzspannungsgenerator vorgesehen ist, der die für jeden Spannungskomparator unterschiedlichen Schwellwertssignal-Spannungen generiert, wobei die

10 Schwellwertssignal-Spannungen in Teil-Spannungen wählbar sind.

Von Vorteil sind die Komparatoren durch zeitkontinuierliche Spannungskomparatoren ausgebildet.

15

5

Bevorzugterweise ist ein Latch vorgesehen, welches das durch die Komparatoren gelieferte Ergebnis speichert.

Die Erfindung betrifft weiterhin einen Sigma-Delta-Modulator 20 mit wenigstens einer Vorstufe und mit einem Quantisierer der nach einer der vorgenannten Varianten ausgestaltet ist.

dungen der Erfindung ergeben sich aus den weiteren Unteransprüchen oder deren Unterkombinationen.

Weitere Vorteile, Besonderheiten und zweckmäßige Weiterbil-

Nachfolgend wird die Erfindung anhand der Zeichnung weiter erläutert.

30 Dabei zeigt:

- Fig. 1 einen zeitkontinuierlichen Sigma-Delta-Modulator nach dem Stand der Technik,
- Fig. 2 eine erste Ausführungsform des erfindungsgemäßen Sig-35 ma-Delta-Modulators mit einem erfindungsgemäßen Quantisierer im Strom-Modus,

15

30

- Fig. 3 ein schematisches Blockschaltbild einer Quantisirungs-Zelle gemäß einer ersten Ausführungsform der Erfindung,
- 5 Fig. 4 eine konkrete Realisierung einer Quantisierungs-Zelle aus Figur 3,
 - Fig. 5 ein Prinzipschaltbild eines herkömmlichen Quantisierers, der nach dem Prinzip des Spannungsvergleichs arbeitet,
- Fig. 5a eine zweite Ausführungsform des erfindungsgemäßen
 Sigma-Delta-Modulators mit einem erfindungsgemäßen
 Quantisierer im Spannungs-Modus,
 - Fig. 6 ein schematisches Blockschaltbild des Quantisierers im Spannungs-Modus,
- Fig. 7 eine konkrete Ausführung des erfindungsgemäßen Quan20 tisierers mit einer Widerstandskette zur Erzeugung
 der einzelnen Spannungen und einem von einem Addierer
 gesteuerten Schaltwert,
 - Fig. 8 eine konkrete Ausgestaltung des Schaltwerks, welches die Teil-Referenzspannungen auf die Eingänge der Komparatoren schaltet,
 - Fig. 9 eine Tabelle, welche konkrete Spannungswerte nach einem Beispiel zeigt, und
 - Fig. 10 eine bevorzugte Ausgestaltung eines Komparators gemäß der Erfindung.
- In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder 35 gleich wirkende Elemente.

20

25

30

Das neue Prinzip ist die Summation des Rückkoppelsignals zu den Schwellwertsignalen der Komparatoren.

Die Figuren 2 bis 4 zeigen einen Quantisierer gemäß einer 5 ersten Ausführungsform der Erfindung.

Figur 2 zeigt das Prinzipschaltbild eines erfindungsgemäßen Sigma-Delta-Modulators 10 mit einem Quantisierer 1 nach dem Stromsummations-Prinzip und zwei Vorstufen 2, wobei der Quantisierer 1 das an ihm anliegende Eingangssignal 21 quantisiert und als Ergebniswert 22 am einem digitalen Ergebnisausgang 23 ausgibt.

Zur Gewinnung des aus dem digitalen Ergebniswert 22 abgelei-15 teten analogen Rückkoppel-Signales für den Sigma-Delta-Modulators ist ein Digital-Analog-Wandler 3 vorgesehen.

Die zur Kompensation vorgesehene Verzögerung von 1/2 Taktzyklus durch das Verzögerungsglied 4 ist hier nur beispielhaft zu sehen, und kann in praxi je nach Ausführung des Quantisierers und seiner Außenbeschaltung variieren. Ein solches Verzögerungsglied kann von Nutzen sein, wenn schaltungsbedingt Laufzeitdifferenzen bei unterschiedlichen Eingangssignalen und damit verschiedenen Ergebnissen der Quantisierung auftreten. Das Verzögerungsglied, das an den Takt gekoppelt ist, gleicht dann solche Laufzeitdifferenzen aus. Die konkrete Ausgestaltung der Schaltung des Quantisierers ist dementsprechend an die Laufzeitverzögerung angepasst. Dementsprechend ist auch das Anpassungsglied 3a ausgestaltet, dass das analoge Signal mit dem Faktor b3belegt, siehe hierzu auch: J. A. Cherry, W. M. Snelgrove, "Continuous-Time Detla-Sigma Modulator for High Speed A/D Conversion", Kluwer Academic Publishers 2000, Seite 75-103.

35 Der entscheidende Vorteil der Erfindung liegt darin, dass der Vergleich

$$V_{IN} > (Vth_i + b_3*V_{dac})$$

durch die einzelnen Stufen (i) des Quantisierers vorgenommen und bewertet wird, und nicht mehr wie bisher im Stand der Technik

5

10

15

20

(
$$V_{IN} - b_3*V_{dac}$$
) > Vth_i

was ein aktives Summationsglied im Signalweg vor dem Quantisierer notwendig macht. Wobei $V_{\rm IN}$: Eingangssignal, b_3 : Anpassungsfaktor (beispielsweise 1/2), $V_{\rm dac}$: Ausgabewert des Digital-Analog-Wandlers.

Die Anpassung an den vorherigen Ergebniswert erfolgt bei der Erfindung dynamisch bei jeder Bewertung auf neue. So ist eine hochgenaue Digitalisierung bei sehr hoher Abtastrate ermöglicht.

Figur 3 zeigt schematisch eine Quantisierungs-Zelle 40, welche entsprechend der Anzahl der Auflösungsstufen des Quantisierers 1 vorhanden ist. Jede Quantisierungs-Zelle 40 weist einen Eingangs-Spannungs-Strom-Konverter 41 auf, welcher das zu quantisierende Eingangssignal 21 in einen entsprechenden Eingangs-Strom 42 an seinem Ausgang 43 wandelt.

25

Das so gewonnene Signal 42 wird mit dem Rückkoppel-Strom 45 in einem Strom-Knoten 46 addiert. Der Rückkoppel-Strom 45 wird hierzu durch eine dynamische Rückkoppel-Stromquelle 44 entsprechend des digitalen Ergebniswerts 22 generiert.

Das aufaddierte Signal wird noch durch eine Verstärkungsstufe 48 ("pre-amplifier") für ein die Vergleichseinheit enthaltendes Latch 47 vorbereitet. Das Latch enthält zusätzlich noch eine sample-and-hold-Stufe, damit die Ergebnisbits korrekt weiterverarbeitet werden können.

35

·25

30

Figur 4 zeigt eine bevorzugte Ausgestaltung des Quantisierers mit einem linearen Strom/Spannungs-Konverter 44a und 44b und einer gewöhnlichen gm-Stufe.

Der Quantisierer 1 ist symmetrisch mit einem positiven und einem negativen Signalweg und entsprechend mit einem positiven Signal-Eingang 21a für ein positives Eingangssignal und mit einem negativen Signal-Eingang 21b für ein negatives Eingangssignal versehen. Die beiden Signalwege sind vermittels eines zwischen dem positiven und dem negativen Signalweg geschaltetem Gegenkopplungswiderstand ("degeneration resistor") 5 miteinander verbunden. Entsprechend sind die Rückkoppel-Stromquellen 44a und 44b, die Eingangs-Spannungs-Strom-Konverter 41a und 41b, die Strom-Knoten 46a und 46b, und die Schwellwert-Stromquelle 49a und 49b doppelt ausgebildet.

Durch die Anordnung ergibt sich für den Übertragungswirkleitwert Gm ("transconductance"):

$$Gm = (gm/2 * 1/Rdeg) / (gm/2 + 1/Rdeg)$$

wobei gm der Übertragungswirkleitwert des Transistors 411a und 411b und Rdeg der Widerstandswert des Gegenkopplungswiderstands 5 ist.

Der Quantisierungs-Zelle 40 ist eine - wieder doppelt ausgebildete - statische Schwellwert-Stromquelle 49a, 49b zugeordnet, die das der Stufe (i) des Quantisierers entsprechende Schwellwertssignal in Form eines Schwellwert-Stromes Iref liefert, wobei der Schwellwert-Strom zum aus INP und INN abgeleiteten Eingangs-Strom und zum Rückkoppel-Strom Idac in den Strom-Knoten 46a und 46b addiert wird.

Der Eingangs-Spannungs-Strom-Konverter (41a und 41b) ist je-35 weils durch einen Transistor (411a und 411b) ausgebildet, welcher mittels des Eingangssignals an seinem Basis-Eingang angesteuert wird.

~ 25

30

Die Verstärkungsstufe 48 ist vorgesehen, um das Signal des Stroms an dem Strom-Knoten 46a, 46b vor dessen Bewertung durch die Vergleichseinheit zu verstärken. Die Vergleichseinheit 47 entscheidet, ob der verstärkte Summenstrom ungleich Null ist, und liefert entsprechend ein digitales Ergebnis.

Zum Prinzip des Vergleichs von Spannungen anstelle des Vergleichs von Strömen sind Quantisierer nach dem in Figur 5 gezeigten Aufbau bekannt.

Hierbei wird mittels in einer Widerstandskette 91 angeordneter Widerstände 92 eine zueinander gleichmäßige Differenzen aufweisende Teil-Referenzspannung aus einer zwischen +Vref und -Vref gebildeten Spannung erzeugt welche die Schwell-wertssignal-Spannung 63_i der einzelnen Quantisierungs-Zellen 40 bilden.

Im gezeigten Beispiel sind die sieben statischen Schwellspan-20 nungen der Komparatoren bezüglich Vref:

$$+6/7$$
, $+4/7$, $+2/7$, 0 , $-2/7$, $-4/7$, $-6/7$

diese werden den einzelnen Quantisierungs-Zellen 40 zugeführt, welche dann jeweils diese Teil-Referenzspannung Vthi mit dem Eingangssignal vergleichen.

Die Teil-Referenzspannungen sind fest, daher muss eine Anpassung des Eingangssignals V_{IN} an das Ergebnis V_{dac} zu Rückkoppelzwecken erfolgen. Es wird also wieder der Vergleich

(
$$V_{IN} - b_3*V_{dac}$$
) > Vth_i

vorgenommen, was wieder ein aktives Summationsglied im Sig-35 nalweg vor dem Quantisierer notwendig macht, mit den bereits erwähnten nachteilen. Wobei $V_{\rm IN}$: Eingangssignal, b₃: Anpas-

10

- 25

30

sungsfaktor (beispielsweise 1/2), V_{dac} : Ausgabewert des Digital-Analog-Wandlers.

Die Figuren 5a bis 10 zeigen einen Quantisierer 1 gemäß einer weiteren Ausführungsform der Erfindung, bei der ein Quantisierer sich jedoch durch die Spannungs-Summation auszeichnet.

Figur 5a zeigt den groben Prinzipaufbau des Sigma-Delta-Modulators 10 mit zwei Vorstufen 2. Da jedoch hier Spannungen, und nicht wie nach der ersten Ausführungsform der Erfindung Ströme, verarbeitet werden, braucht der Analog-Digital-Wandler 3 nicht mehr im Signalweg zwischen Ausgang 23 - mit anliegendem Ergebnis 22 - und dem Quantisierer 1 zu liegen.

15 Es wird wieder gegenüber dem Stand der Technik der Vorteil erreicht, dass auf ein Additionsglied im Signalweg vor dem Eingang des Quantisierers verzichtet werden kann. Es wird bei den Quantisierungs-Zellen wieder der Vergleich

 $V_{IN} > (Vth_i + b_3*V_{dac})$

durch die einzelnen Stufen (i) des Quantisierers vorgenommen und das Ergebnis bewertet. Wobei V_{IN} : Eingangssignal, b_3 : Anpassungsfaktor (beispielsweise 1/2), V_{dac} : Ergebniswert der vorherigen Bewertung.

Figur 6 zeigt eine Realisierung eines Quantisierers 1, bei dem die Addition des Rückkoppelwertes (IN_DAC<0:6>) schon in der rein digitalen Domäne vorgenommen wird. Ein Digital-Analog-Wandler wird hierzu nicht benötigt. Die Teil-Referenzspannungen werden wieder beispielsweise durch eine Widerstandskette erzeugt.

Ein digitaler Addierer 66 ist vorgesehen, welcher den digitalen Ergebniswert 22 (IN_DAC<0:6>) der letzen Bewertung der Komparatoren 61 des Quantisierers 1 auf die Schwellwertssignal-Spannungen aufaddiert, indem er die SchwellwertssignalSpannungen 63_i um dem digitalen Ergebniswert entsprechende Stufen erhöht oder verringert. Hierzu werden Schalter 67 entsprechend geöffnet oder geschlossen.

Die Anpassung an die Laufzeitunterschiede durch den Faktor b³ kann hierbei in dem Addierer 66 selbst erfolgen, welcher entsprechend dem Additionsergebnis mit dem Rückkoppelwert IN_DAC<0:6> (Ergebnis der vorherigen Bewertung des Quantisierers) die entsprechenden Schwellwertspannungen mittels der Schalter 67 auf die einzelnen Eingänge Vth¹ der Quantisierungs-Zellen 40 aufschaltet, welche dann die Bewertung mit dem Eingangssignal IN zum jeweiligen Ergebnisbit Qi vorneh-

men.

Der Quantisierer 1 verfügt über mehrere Quantisierungs-Zellen 40 entsprechend der Anzahl seiner Auflösungsstufen.

Jede Quantisierungs-Zelle 40 weist einen Spannungskomparator 61 auf, welcher Spannungskomparator die Eingangssignal20 Spannung 62 mit seiner Schwellwertssignal-Spannung 63; vergleicht und im Falle des Übersteigens oder Unterschreitens des Schwellwertssignals durch das Eingangssignal ein entsprechendes digitales Ergebnisbit (0/1) (Qi) ausgibt.

Spannurgen 63; ist ein Referenzspannungsgenerator 65 vorgesehen, der jedem Spannungskomparator 61 über die Schalter 67 entsprechend den Ausgangsdaten Add<0:6> des Addierers 66 eine eigene Schwellwertssignal-Spannung 63; zugeführt. Die Differenzen der einzelnen Schwellwertssignal-Spannung 63; bleibt dabei gleich, es wird jedoch entsprechend dem Ergebnis Add<0:6> des Addierers 66 das Spannungsniveau jeder Schwellwertssignal-Spannung 63; entsprechend dem Ergebnis IN_DAC<0:6> der vorherigen Bewertung des Quantisierers erhöht oder gesenkt.

15

20

25

30

35

Entsprechend dem Ergebnis der Summation werden also Teil-Spannungen 1/14 * Vref, 2/14 * Vref, ... zur Schwellspannung V_{th} durch Öffnen und Schließen von Schaltern aufsummiert und auf die Komparatoren 61 geschaltet. Im dargestellten Beispiel und im folgenden ist ein 3-Bit Quantisierer mit 7 Stufen gezeigt, bei dem $b_3 = 1/2$ gewählt ist (siehe hierzu auch die folgenden Figuren). Es sind hier auch andere Werte und Auflösungen realisierbar.

10 Die sieben Schwellspannungen der Komparatoren sind bezüglich Vref daher nicht mehr fest, zu den Grundspannungen (bezüglich Vref)

wird bei jedem Taktzyklus entsprechend dem tatsächlichen und augenblicklichen Wert vom Ergebniswert vom digitalen Addierer 66 einer der folgenden Werte zu allen Schwellwert-Spannungen hinzusummiert:

die sich daraus ergebenden 7 Signale werden mit dem zu bewertendem aktuellen Eingangssignal des Quantisierers durch die Komparatoren vergleichen, wodurch das nächste digitale Ergebnis generiert wird.

Die Anordnung der Komparatoren und die Komparatoren selber können auch wieder symmetrisch mit einem positiven und einem negativen Signalweg ausgebildet sein.

Figur 7 zeigt ein symmetrisch ausgeführtes Beispiel eines Quantisierers 1 mit einem positiven und einem negativen Eingang (nicht dargestellt). Die Referenzspannungen (Schwell-wertsignale 25) werden durch eine Widerstandskette 68 erzeugt, welche durch die Schalter 67 entsprechend dem Ergebnis IN_DAC<0:6> auf die Quantisierungs-Zellen 40 an deren Eingän-

35

gen aufgeschaltet werden. Die Quantisierungs-Zellen 40 weisen einen symmetrischen Komparator 61 und eine Latch-Schaltung 69 auf.

Der Referenzspannungsgenerator 65 in Figur 7 wird vermittels einer Widerstandskette 68 gebildet, die die zwischen +Vref und -Vref liegende Spannung in viele Teil-Schwellwertssignal-Spannungen aufteilt, welche mittels Schaltern 67 entsprechend dem digitalen Ergebniswert und/oder der gewünschten Schwell-wertssignal-Spannung am jeweiligen Komparator 61 zur Bewertung des Eingangssignals beaufschlagt werden.

Der Quantisierer ist wieder symmetrisch mit einem positiven und einem negativen Signalweg und entsprechend mit einem positiven Sitiven Signal-Eingang (+) für ein positives Eingangssignal (INP) und mit einem negativen Signal-Eingang (-) für ein negatives Eingangssignal ausgestaltet.

Figur 8 zeigt genauer eine beispielhafte Ausgestaltung der Schaltungsanordnung eines Schaltwerks mit den einzelnen Schaltern 67 zur Aufschaltung der Schwellwert-Spannungen des Referenzspannungsgenerators auf die Referenzspannungseingängen Vth; der Komparatoren. Weiterhin ist beispielhaft b3 zu 1/2 (0.5) und die Auflösung zu drei Bit bei sieben Schwellspannungen gewählt.

Die Verknüpfung der Ergebnisse IN_DAC<0:6> der vorherigen Bewertung des Quantisierers mit den Schaltern 67 über die Betätigungsleitungen sel0 bis sel7 ist den in Figur 9 wiedergegeben Tabellen erläutert.

Figur 10 zeigt ein Beispiel für die Ausgestaltung der Komparatoren 61, die gemäß dem gezeigten Beispiel als zeitkontinuierliche Spannungs-Komparatoren ausgebildet sind. Die Dioden 101 bzw. 102 sind nur als notwendig Last vorgesehen. Die Werte an den Ausgängen OUTP und OUTN sind nur dann gleich, wenn die Ströme durch die Dioden 101 und 102 gleich sind. Das ist wiederum nur dann der Fall, wenn

5 INP + VthN = INN + VthP

in allen anderen Fällen sind die Ströme durch die Dioden, und damit die Werte an den Ausgängen OUTP und OUTN ungleich.

Der erfindungsgemäße Quantisierer 1 nach dem Spannungs-Summationsprinzip mit entsprechenden Quantisierungs-Zellen ist zwar gegenüber dem zuerst vorgestellten Prinzip der Stromsummation etwas langsamer, ist dafür aber genauer, da die für die Erzeugung der Referenzspannungen eingesetzten

Widerstände hochgenau hergestellt werden können. Weiterhin benötigt die Lösung mit Widerständen weniger Raum auf einem integrierten Halbleiter und kann daher auf der gleichen Fläche mit höherer Auflösung realisiert werden.

10

15

20

30

Patentansprüche

1. Quantisierer (1) für einen Sigma-Delta-Modulator (10) mit mindestens einer Vorstufe (2), wobei der Quantisierer (1) ein an ihm anliegendes Eingangssignal (21) entsprechend mindestens einem Schwellwertssignal (25) quantisiert und als Ergebniswert (22) an einem digitalen Ergebnisausgang (23) ausgibt, dadurch gekennzeichnet, dass der Quantisierer (1) mindestens eine Quantisierungs-Zelle (40) entsprechend der Anzahl seiner Auflösungsstufen enthält, wobei jede Quantisierungs-Zelle (40) einen Eingangs-Spannungs-Strom-Konverter (41; 41a und 41b) aufweist, welcher das zu quantisierende Eingangssignal (21) in einen entsprechenden Eingangs-Strom (42) umwandelt, dass der wenigstens einen Quantisierungs-Zelle (40) eine statische Schwellwert-Stromquelle (49a und 49b) zugeordnet ist, die einen statischen Anteil zum Schwellwertssignal (25) in Form eines statischen Schwellwert-Stromes (Iref) liefert, dass eine dynamische Rückkoppel-Stromquelle (44; 44a und 44b) vorgesehen ist, welche einen vom digitalen Ergebniswert (22) abgeleiteten Rückkoppel-Strom (45; 45a, 45b; Idac) generiert, welcher Rückkoppel-Strom zum statischen Schwellwert-Strom (Iref) in einem Strom-Knoten (46; 46a und 46b) addiert wird, das der aus statischem Schwellwert-Strom und Rückkoppel-Strom zusammengesetzte Schwellwert-Strom zum Eingangs-Strom in dem Strom-Knoten (46; 46a und 46b) addiert wird, dass eine Vergleichseinheit (47) vorgesehen ist, welche entscheidet, ob der an dem Strom-Knoten (46; 46a und 46b) vorliegende Summenstrom ungleich Null ist, und entsprechend ein digitales Ergebnis liefert.

20

- 2. Quantisierer nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, dass zur Gewinnung des aus dem digitalen Ergebniswert (22) abgeleiteten analogen Rückkoppel-Stromes (45) ein Digital-Analog-Wandler (3) vorgesehen ist, welcher ein dem Ergebniswert entsprechendes Spannungssignal (IN_DAC) zur Ableitung des Rückkoppel-Stromes liefert.
 - 3. Quantisierer nach Anspruch 2,
- 10 dadurch gekennzeichnet,
 dass der Digital-Analog-Wandler (3) derart ausgebildet, dass
 dieser als analoges Ausgangssignal den Rückkoppel-Strom (45)
 direkt liefert.
 - 4. Quantisierer nach einem der vorherigen Ansprüche, dad urch gekennzeich net, dass der Eingangs-Spannungs-Strom-Konverter (41; 41a und 41b) ein mittels des Eingangssignals an einem Basis-Eingang angesteuerter Transistor (411a und 411b) ist.
 - 5. Quantisierer nach einem der vorherigen Ansprüche, dad urch gekennzeich net, dass jeder Quantisierungs-Zelle (40) ein Schwellwertsignal zugeordnet ist, welches sich von den Schwellwertsignalen weiterer Quantisierungs-Zellen verschieden ist.
 - 6. Quantisierer nach einem der vorherigen Ansprüche, dad urch gekennzeichnet, dass die Schwellwertsignale zueinander feste Differenzen aufweisen.
 - Quantisierer nach einem der vorherigen Ansprüche,
 d a d u r c h g e k e n n z e i c h n e t,
 dass eine Verstärkungsstufe (48) vorgesehen ist, welche den
 Strom am Strom-Knoten (46; 46a, 46b) vor dessen Bewertung
 durch die Vergleichseinheit verstärkt.

- 8. Quantisierer nach einem der vorherigen Ansprüche, dad urch gekennzeich net, dass als Vergleichseinheit (47) ein Latch vorgesehen ist.
- 9. Quantisierer nach einem der vorherigen Ansprüche, dad urch gekennzeichnet, dass das Latch einen Komparator und eine Sample-and-Hold-Vorrichtung aufweist.
- 10. Quantisierer nach einem der vorherigen Ansprüche,
 d a d u r c h g e k e n n z e i c h n e t,
 dass der Quantisierer (2) symmetrisch mit einem positiven und
 einem negativen Signalweg und entsprechend mit einem positiven Signal-Eingang (21a) für ein positives Eingangssignal
 (INP) und mit einem negativen Signal-Eingang (21b) für ein
- negatives Eingangssignal (INN) ausgestaltet ist.
 - 11. Quantisierer nach Anspruch 8,
 d a d u r c h g e k e n n z e i c h n e t,
- 20 dass zwischen dem positiven und dem negativen Signalweg ein Gegenkopplungswiderstand ("degeneration resistor") (5) vorgesehen ist.
- 12. Quantisierer nach einem der vorherigen Ansprüche,
 25 dadurch gekennzeichnet,
 dass jeder Quantisierungs-Zelle eine eigene statische
 Schwellwert-Stromquelle (49; 49a und 49b) zugeordnet ist.
 - 13. Quantisierer (1) für einen Sigma-Delta-Modulator (10) mit wenigstens einer Vorstufe (2), wobei der Quantisierer ein an ihm anliegendes Eingangssignal (21) entsprechend wenigstens eines Schwellwertssignals (25) quantisiert und als Ergebniswert (22) an einem digitalen Ergebnisausgang (23) ausgibt, dadurch gekennzeichnet,
- dass der Quantisierer (1) wenigstens eine Quantisierungs-Zelle (40) entsprechend der Anzahl seiner Auflösungsstufen enthält,

15

20

25

35

wobei jede Quantisierungs-Zelle (40) einen Spannungskomparator (61) aufweist, welcher Spannungskomparator das als Eingangssignal-Spannung (62) anliegende Eingangssignal (21) mit einer ihr zugeordneten Schwellwertssignal-Spannung (63 $_{\rm i}$) vergleicht und im Falle des Übersteigens oder Unterschreitens der Schwellwertssignal-Spannung durch die Eingangssignal-Spannung ein entsprechendes digitales Ergebnisbit (0/1) (Qi) ausgibt,

wobei ein digitaler Addierer (66) vorgesehen ist, welcher den digitalen Ergebniswert (22) der letzen Bewertung der Komparatoren des Quantisierers (1) auf die einzelnen Schwellwertssignal-Spannungen aufaddiert, indem er die Schwellwertssignal-Spannungen um dem digitalen Ergebniswert entsprechende Teil-Spannungen (25) erhöht oder verringert.

14. Quantisierer nach Anspruch 13, d a d u r c h g e k e n n z e i c h n e t, dass jeder Quantisierungs-Zelle (40) ein Schwellwertsignal zugeordnet ist, welches sich von den Schwellwertsignalen weiterer Quantisierungs-Zellen verschieden ist.

15. Quantisierer nach einem der Ansprüche 13 bis 14, dad urch gekennzeich ich net, dass ein Referenzspannungsgenerator (65) vorgesehen ist, der die für jeden Spannungskomparator (61) unterschiedlichen Schwellwertssignal-Spannungen (63_i) generiert, wobei die Schwellwertssignal-Spannungen in Teil-Spannungen (25) wählbar sind.

16. Quantisierer nach einem der Ansprüche 13 bis 15, dad urch gekennzeichnet, dass Referenzspannungsgenerator (65) durch eine Widerstandskette (68) ausgebildet ist, deren Teil-Spannungen (25) zu den Schwellwertspannungen (63) zusammengesetzt werden.

17. Quantisierer nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet,

dass dem Addierer (66) ein Schaltwerk zugeordnet ist, welches Schaltwerk Schalter (67) aufweist, denen eingangsseitig die Teil-Spannungen (25) des Referenzspannungsgenerators (65) anliegen, und die ausgangsseitig mit den Eingängen (Vth_i) für die Schwellwertssignal-Spannungen (63_i) der Komparatoren (61) verbunden sind, wobei die Schalter durch das Ausgangssignal (Add<0:6>) des Addierers gesteuert werden.

- 18. Quantisierer nach einem der Ansprüche 13 bis 17,

 10 dad urch gekennzeich net,
 dass der Referenzspannungsgenerator (65) die Teil-Spannungen
 (25) generiert, welche mittels Schaltern (67) entsprechend
 dem digitalen Ergebniswert und/oder der gewünschten Schwellwertssignal-Spannung am jeweiligen Komparator zur Bewertung

 15 des Eingangssignals beaufschlagt werden können.
 - 19. Quantisierer nach einem der Ansprüche 13 bis 18, dad urch gekennzeichnet, dass die Ergebnisbits (Qi) zusammen den Ergebniswert (22) bilden.
- 20. Quantisierer nach einem der Ansprüche 13 bis 19,
 d a d u r c h g e k e n n z e i c h n e t,
 dass die Schwellwertsignale zueinander feste Differenzen aufveisen.
- 21. Quantisierer nach einem der Ansprüche 13 bis 20, dad urch gekennzeichnet, dass der Quantisierer (2) symmetrisch mit einem positiven und einem negativen Signalweg und entsprechend mit einem positiven Signal-Eingang (21a) für ein positives Eingangssignal und mit einem negativen Signal-Eingang (21b) für ein negatives Eingangssignal ausgestaltet ist.
- 35 22. Quantisierer nach einem der Ansprüche 13 bis 21, dadurch gekennzeichnet,

dass die Komparatoren (61) durch zeitkontinuierliche Spannungskomparatoren ausgebildet sind.

- 23. Quantisierer nach einem der vorherigen Ansprüche,
 5 d a d u r c h g e k e n n z e i c h n e t,
 dass ein Latch vorgesehen ist, welches das durch die Komparatoren gelieferte Ergebnis speichert.
- 24. Sigma-Delta-Modulator (10) mit mindestens einer Vorstufe10 (2) und mit einem Quantisierer (1) nach einem der vorherigen Ansprüche.

Zusammenfassung

Bezeichnung der Erfindung: Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator


5

10

Die Erfindung betrifft Quantisierer 1 für einen Sigma-Delta-Modulator 10 mit wenigstens einer Vorstufe 2, wobei der Quantisierer ein an ihm anliegendes Eingangssignal 21 entsprechend wenigstens eines Schwellwertssignals quantisiert und als Ergebniswert 22 an einem digitalen Ergebnisausgang 23 ausgibt. Des weiteren betrifft die Erfindung einen Sigma-Delta-Modulator mit einem solchen Quantisierer.




15 Fig. 2




Bezugszeichenliste

	10	Sigma-Delta-Modulator
5	12	Quantisierer
	13 _i	Addierer
	14 _i	Integrierer
	110	Kompensations-Addierer
	IN	Signaleingang
10	OUT	Ergebnisausgang
	×	zu wandelndes Signal
	Vi	Vorstufe
	E_{Q}	Eingangssignal
15	1	Quantisierer
	2	Vorstufe
	3	Digital-Analog-Wandler
	4	Verzögerungsglied
	5	Gegenkopplungswiderstand
20	21	zu quantisierendes Eingangssignal
	21a	positiver Signal-Eingang
	21b	negativer Signal-Eingang
	25	Schwellwertssignals
	23	digitaler Ergebnisausgang
25	22	digitaler Ergebniswert
	40	Quantisierungs-Zelle
•	41, 41a,b	Eingangs-Spannungs-Strom-Konverter
	411a,b	Transistor
	42	Eingangs-Strom
30	43	Ausgang
	44, 44a,b	Rückkoppel-Stromquelle
	45	Rückkoppel-Strom
	46, 46a,b	Strom-Knoten
	47	Latch, Vergleichseinheit
35	48	Verstärkungsstufe
	49, 49a,b	Schwellwert-Stromquelle
	61	Spannungskomparator

	62	Eingangssignal-Spannung
	Qi	Ergebnisbit
	63 _i	Schwellwertssignal-Spannung
	65	Referenzspannungsgenerator
5	66	Addierer
	67	Schalter
	68	Widerstandskette
	69	Latch
	Rdeg	Widerstand des Gegenkopplungswiderstands
10		
	91	Widerstandskette
	92	Widerstand
Z	101, 102	Dioden








Fig. 3




Fig. 4





Fig. 5






Fig. 6




Fig. 7




Fig. 8

b3=1/2

IN_DAC<0:6>	dat	sel7	sel6	sel5	sel4	sel3	sel2	sel1	sel0
=0000000	. i 0	1	0	0	0	0	0	0	0
=0000001	7. 30,711	0	1	0	0	0	0	0	0
=0000011	2	0	0	1	0	0	0	0	0
=0000111	3	0	0	0	1	0	0	0	0
=0001111	4	0	0	0	0	1	0	0	0
=0011111	5	0	0	0	0	0	1	0	0
=0111111	6	0	0	0	0	0	0	_1	0
=1111111	7	0	0	0	0	0	0	O	1

b3=1/2



	NOM	dat=0	dat=1	dat=2	dat=3	dat=4	dat=5	dat=6	dat=7
	(if b3=0)	-7/14	-5/14	-3/14	-1/14	+1/14	+3/14	+5/14	+7/14
Vth1	+6/7	+5/14	+7/14	+9/14	+11/14	+13/14	+15/14	+17/14	+19/14
Vth2	+4/7	+1/14	+3/14	+5/14	+7/14	+9/14	+11/14	+13/14	+15/14
Vth3	+2/7	-3/14	-1/14	+1/14	+3/14	+5/14	+7/14	+9/14	+11/14
Vth4	0	-7/14	-5/14	-3/14	-1/14	+1/14	+3/14	+5/14	+7/14
Vth5	-2/7	-11/14	-9/14	-7/14	-5/14	-3/14	-1/14	+1/14	+3/14
Vth6	-4/7	-15/14	-13/14	-11/14	-9/14	-7/14	-5/14	-3/14	-1/14
Vth7	-6/7	-19/14	-17/14	-15/14	-13/14	-11/14	-9/14	-7/14	-5/14

Fig. 9




Fig. 10

Á